同步计数器

文章目录

同步计数器1、概述2、十进制 4 位同步计数器3、触发计数器4、总结

之所以称为同步计数器，是因为计数器内所有单独触发器的时钟输入均由同一时钟信号同时提供时钟。

1、概述

与异步计数器不同，异步计数器的一级输出直接连接到链中下一个计数器级的时钟输入。 同步计数器的所有级同时计时。

异步计数器的问题在于它们会遭受所谓的“传播延迟”，即定时信号通过每个触发器都会延迟一小部分。

然而，对于同步计数器，外部时钟信号连接到计数器内每个单独触发器的时钟输入，以便所有触发器同时（并行）一起计时，从而给出固定时间 关系。 换句话说，输出的变化与时钟信号“同步”发生。

这种同步的结果是，所有单独的输出位响应于公共时钟信号而在完全相同的时间改变状态，没有纹波效应，因此没有传播延迟。

二进制 4 位同步向上计数器

从上面可以看出，外部时钟脉冲（要计数的脉冲）直接馈送到计数器链中的每个 J-K 触发器，并且 J 和 K 输入都以切换模式连接在一起，但仅 在第一个触发器中，触发器 FFA (LSB) 连接为高电平，逻辑“1”允许触发器在每个时钟脉冲上切换。 然后，同步计数器响应公共时钟信号遵循预定的状态序列，为每个脉冲前进一个状态。

触发器 FFB 的 J 和 K 输入直接连接到触发器 FFA 的输出 QA，但触发器 FFC 和 FFD 的 J 和 K 输入由单独的与门驱动，这些与门也由来自 前一阶段的输入和输出。 这些附加的 AND 门生成下一级 JK 输入所需的逻辑。

如果我们使每个 JK 触发器根据所有前面的触发器输出 (Q) 是否为“高”进行切换，我们可以获得与异步电路相同的计数序列，但没有纹波效应，因为每个触发器 该电路中的触发器将在完全相同的时间进行计时。

然后，由于同步计数器不存在固有的传播延迟，因为所有计数器级同时并行触发，所以这种类型的频率计数器的最大工作频率比类似的异步计数器电路的最大工作频率高得多。

4 位同步计数器波形时序图

由于该 4 位同步计数器按每个时钟脉冲顺序计数，因此所得输出从 0 (0000) 向上计数到 15 (1111)。 因此，这种类型的计数器也称为4位同步向上计数器。

然而，我们可以通过将与门连接到触发器的

Q

‾

\overline Q

Q​ 输出来轻松构建 4 位同步递减计数器，如图所示，以产生与上述相反的波形时序图。 这里，计数器从其所有输出为高电平（1111）开始，并且在再次重复之前在每个时钟脉冲的应用上倒数至零（0000）。

二进制 4 位同步递减计数器

由于同步计数器是通过将触发器连接在一起形成的，并且可以将任意数量的触发器连接或“级联”在一起以形成“除n”二进制计数器，因此模数或“MOD”数仍然适用 对于异步计数器来说，因此可以与截断序列一起构建计数从 0 到

2

n

−

1

2^n-1

2n−1 的十进制计数器或 BCD 计数器。 增加向上或向下同步计数器的 MOD 计数所需的只是在其上添加一个额外的触发器和与门。

2、十进制 4 位同步计数器

还可以使用同步二进制计数器构建 4 位十进制同步计数器，以产生从 0 到 9 的计数序列。借助一些附加逻辑，可以将标准二进制计数器转换为十进制（十进制 10）计数器，以实现 期望的状态序列。 计数到“1001”后，计数器返回“0000”。 我们现在有一个十进制或模 10 计数器。

十进制 4 位同步计数器

附加的 AND 门检测计数序列何时达到“1001”（二进制 10），并导致触发器 FF3 在下一个时钟脉冲上切换。 触发器 FF0 在每个时钟脉冲上切换。 因此，计数被重置并在“0000”处重新开始，产生同步十进制计数器。

我们可以很容易地重新排列上述计数器电路中的附加与门，以产生其他计数数字，例如 Mod-12 计数器，它计数从“0000”到“1011”（0 到 11）的 12 个状态，然后重复进行计数 适用于钟表等

3、触发计数器

同步计数器使用边沿触发触发器，可改变控制输入上时钟脉冲的“正边沿”（上升沿）或“负边沿”（下降沿）状态，从而在 时钟输入改变状态。

一般来说，同步计数器在上升沿计数，即时钟信号从低到高的转变，而异步纹波计数器在下降沿计数，即时钟信号从高到低的转变。

纹波计数器使用时钟周期的下降沿来更改状态可能看起来很不寻常，但这使得将计数器链接在一起变得更容易，因为一个计数器的最高有效位 (MSB) 可以驱动下一个计数器的时钟输入。

这是可行的，因为当前一位从高电平变为低电平时，下一位必须改变状态——在这一点上，下一位必须发生进位。 同步计数器通常具有进位输出和进位输入引脚，用于将计数器连接在一起，而不会引入任何传播延迟。

4、总结

总结一下关于同步计数器的一些要点：

同步计数器可以由Toggle 或D 型触发器制成。同步计数器比异步计数器更容易设计。它们被称为同步计数器，因为触发器的时钟输入全部同时使用相同的时钟信号进行计时。由于该公共时钟脉冲，所有输出状态同时切换或改变。所有时钟输入连接在一起，不存在固有的传播延迟。同步计数器有时称为并行计数器，因为时钟并行馈送到所有触发器。固有的存储电路跟踪计数器的当前状态。使用逻辑门控制计数序列。与异步计数器相比，总体上可以实现更快的操作。

在下一个关于计数器的文章中，我们将研究双向计数器，它能够在向上直接和向下方向上计数。